通常のメモリは、常誘電体キャパシタの蓄積電荷量の変化を検出する1つのキャパシタと1つのトランジスタでセルを構成します。
これに対し、1T/1C型強誘電体メモリとは、常誘電体のキャパシタの代りに、強誘電体キャパシタを置き換えたものです。
これまで、強誘電体メモリは、トランジスタ部分とキャパシタ部分が横に並ぶプレーナ型メモリとして作製されてきました。
しかし、この場合、キャパシタ部分とトランジスタ部分を横並びに作製するため、セル面積が大きくなってしまいます。
そのため、今後の高集積化に向けて、立体化可能なスタック型セルが望まれています。スタック型の場合は、キャパシタ部分とトランジスタ部分を、図に示すように、3次元的に作製できるため、セル面積が小さくできます。しかし、スタック型においては、シリコン基板上へ層間絶縁膜を介さない強誘電体キャパシタを作製する必要があるため、この図に示すようなプラグが必要になります。